モジュラー量子コンピューティングプロジェクト・プロジェクトディレクターの河口です。この記事では、私たち富士通とデルフト工科大学、QuTechとの共同研究で実現したクライオCMOSによる世界初のNVモジュール複数量子ビット動作の詳細について解説していきます[1]。なお本成果は、回路分野での最高峰の国際会議であるISSCCで2026年2月に発表され、QuTechの公式サイトにてプレスリリースされています[2]。
1. 今回の成果の概要
はじめに、今回の成果の概要について説明します。クライオCMOSとは、極低温環境（絶対温度で数ケルビン(K)以下）で動作するように設計・製造されたCMOS集積回路です。今回、ダイヤモンドスピン方式において量子モジュールを構成する２種類の量子ビット、すなわち電子スピンと核スピンの両方の駆動をクライオCMOSによって実現しました。
2. なぜクライオCMOSが重要か？
現在、様々なハードウェア方式の量子コンピューターの研究開発が進んでいますが、多くの量子ビットは冷凍機（クライオスタット）によって冷却された極低温環境下において動作が可能となります。それらの量子ビットを駆動するための制御装置は室温に置かれていて、クライオスタット内に敷設されたケーブルを用いて量子ビットチップと制御回路が接続されます（図1左）。このような構成では、量子ビット数が増えるにつれて、室温から極低温までを繋ぐケーブルが増えることになりますが、冷凍機の限られたスペースに収めることが難しくなったり、ケーブルを伝わった熱流入により量子ビットの安定動作に影響を与えたりするなどといった問題があります。量子ビットの制御回路をクライオCMOSで作ることができれば、個々の量子ビットを制御するためのアナログ信号配線を削減して、クライオCMOSを駆動するための限られた数のデジタル信号線のみで極低温と室温を繋げば良くなり、スケーラビリティがぐっと上がります（図1右）。
3. これまでのダイヤモンドスピン向けクライオCMOSと今回開発した技術
2年前、私たちの共同研究において、クライオCMOSを用いてNVセンターの電子スピン量子ビットの駆動に初めて成功しました[3]。しかし、ダイヤモンドスピン量子モジュールを構成するもう１種類の量子ビットである核スピン量子ビットの駆動には至っていませんでした。今回、初めて電子スピン量子ビットと核スピン量子ビットの両方を、1つのコイルを量子ビット近傍に配置するだけで駆動できるクライオCMOSを実現したのが大きなポイントです。
核スピン量子ビットの特徴は、1つの量子モジュールの中に複数個存在し、最大で10個程度の量子ビットを使うことができます。それぞれの核スピン量子ビットは、NVセンターとの位置関係で決まる共鳴周波数のRF波を印加することで操作できます。今回、1つの量子モジュールでの最大使用数に当たる10個の核スピン量子ビットを駆動できるクライオCMOS回路を開発しました。
電子スピン駆動回路については、量子モジュール（NVセンター）の数が増えた際の制御に対してより自由度の高い方式に変更しました。以前の回路では、電子スピン駆動回路が発生するマイクロ波の周波数は固定（１種類）で、量子ビットの共鳴周波数との調整は、磁場回路で調整する方式を採用していました。この方式では、各モジュールに対して必ず独立した磁場制御回路が必要になってしまいます。 今回、新たにマイクロ波の周波数を可変にして、DC磁場の微調整を行わなくても電子スピン量子ビットを効率よく駆動できるようにしました。具体的には、デジタル集約型で生成した中間周波数を局部発振器とミキシングする方式を採用することで、各モジュールに対して中間周波数の変更だけで各モジュールの電子スピン量子ビットが完全に揃っていなくても高効率に駆動させることができるようになっています。
4. 開発したクライオCMOS回路によるNVモジュール駆動
今回開発したクライオCMOSチップとNVセンターを有するダイヤモンドチップを一つのプリント基板（PCB）上にマウントし、クライオCMOSをNVセンター近傍に施された金属配線と接続することでNVモジュールを駆動できるようにして、温度約6 Kにて実験を行いました（図2）。スピンの初期化および読み出しには、光を用いています。 共鳴周波数が約2.5 GHzの電子スピン量子ビットをラビ周波数約2 MHz、共鳴周波数が2 MHz近傍の2つの核スピン量子ビットをラビ周波数約1～2 kHzでそれぞれ駆動して量子状態操作に成功しました。また、室温制御系で一般的に行われている、環境スピンから電子スピンを切り離すことで電子スピンのコヒーレンス時間を伸ばすためのダイナミカルデカップリングもクライオCMOSで行うことができ、電子スピンのコヒーレンス時間を0.8 msから50 msまで延伸できることを確認しました。 さらには、ゲートセットトモグラフィの適用により、電子スピンで99.3%、核スピンで99.8%の量子ゲート忠実度を達成しました。
5. 今後の展開
クライオCMOSにとっての課題はやはり消費電力です。今回開発したクライオCMOS回路の消費電力は、電子スピン駆動部分で約45 mW、核スピン駆動部分で約17 mWです。ダイヤモンドスピン量子ビットが希釈冷凍不要な比較的高温で動作する恩恵によって冷却パワーが大きいサンプルステージを使えたとしても、量子ビットが増える際の消費電力増加は少ないに越したことはありません。また、富士通とデルフト工科大学の共同研究プロジェクトでは、光接続方式を用いたマルチモジュール量子チップの開発を進めています。クライオCMOSのさらなる消費電力の低減を行いつつ、新たに開発した量子チップを用いての複数モジュールでのデモンストレーションが次の重要なステップになります。これからも富士通は、デルフト工科大学と共に、スケーラブルな量子コンピューターの技術開発にチャレンジしていきます。
[1] 量子コンピューティングの実現に向け、グローバルでのオープンイノベーションにより最先端研究機関と共同研究を開始 : 富士通
[2] Scalable diamond Quantum Computing with cryogenic chip integration - QuTech
