超伝導量子コンピュータのためのSパラメータを用いた大規模チップ設計手法を紹介 - fltech

量子研究所　量子ハードウェアコアプロジェクトの芝です。理化学研究所と共同で超伝導量子コンピュータの研究開発を行っています。
Fujitsu Quantum Day 2026 Japan [1] にて、Sパラメータを用いた大規模超伝導量子ビットチップ設計手法についてポスター発表を行いました。国際会議International Microwave Symposium 2025 (IMS2025)での発表 [2] と同内容になります。この記事では、その内容をもとに、超伝導量子ビットチップの設計で何が難しいのか、そしてそれに対してどのような解析手法を使っているのかを紹介します。

はじめに

超伝導量子コンピュータの大規模化が進むと、量子ビットそのものを作るだけでなく、チップ全体をどう設計するかが非常に重要になります。特に、2量子ビットゲートを高性能に実現するためには、量子ビット同士の結合強度を適切に設計するとともに、外部配線や周辺構造との不要な結合を抑える必要があります。こうした設計課題に対して、Sパラメータを用いた回路シミュレーション技術を適用する方法を紹介します。

大規模な量子ビットチップ設計で何が難しいのか

超伝導量子ビットチップを設計する際には、例えば次のような物理量を見積もる必要があります。

量子ビット間の結合(J_ij)
外部環境との結合による量子ビットの緩和レート(Γ_ii)

図１が２量子ビットの模式図で、制御信号用の配線(Control drive line)への散逸がΓ_iiです。これらは量子ビット動作に直接関わるため、設計段階でできるだけ正確に評価したい量です。図にあるΓ_ijは量子ビットjから制御配線iへの散逸で、Γ_ij / Γ_iiは古典クロストークと呼ばれる量で、２量子ビット動作を精密に行うためにはできる限り小さくしたい量です。

一方で、従来よく使われるフル EM（電磁界）解析では、モデルサイズが大きくなるにつれて計算コストが急増します。図２(a)が４量子ビットのユニットセルのモデルで、この規模であれば計算パワーのあるワークステーションで解析することができます。しかしこのフルモデルを大規模チップの全体へそのまま拡張するのは現実的ではなく、計算コストが膨大になりスーパーコンピュータでも計算できない規模になります。大規模チップ設計では、精度だけでなく、計算可能な形で解析手法を確立することが重要になります。

図２．電磁界解析モデル。（a）4量子ビット単位セルの全体パターン。（b）単一量子ビットセルモデル（左）を平面アレイに配置（右）してSパラメータを抽出する。セル同士を接続するためにはCPW伝送線路モデルを使用し、全体の回路モデルを作成して回路特性を計算する。

Sパラメータを用いた設計評価手法

そこで私たちは理化学研究所と共同で、単一量子ビットセルの電磁界解析から S パラメータを取り出し、それを用いて大規模回路を組み立てるという手法を研究しています。図２(b)のように、単一セルから 5ポートの S パラメータを生成し、量子ビット間や外部ポート間を CPW（coplanar waveguide）モデルで接続する手法を提案しました。これにより、量子ビットごとの局所的な電磁界解析結果を活用しながら、より大きな回路全体の特性を評価できます。

この手法では、S パラメータから量子ビット間結合や緩和レートを計算します。図３がZ パラメータやhybrid S/Y matrixを介して、量子ビット間結合および量子ビットの緩和レートを計算する流れになります。フル EM 解析だけに頼るのではなく、局所解析結果を回路モデルへ展開することで、大規模系に適用しやすい形へ持っていけるのがポイントです。

図３．量子回路パラメータ計算のワークフロー。（左）量子ビットの緩和レート。（右）量子ビット間（Q–Q）結合。

この手法の意義

発表では、Sパラメータベースの計算例として、1次元の16量子ビット配列を扱った例を示しました。これにより、従来のフル EM 解析では小規模でしか現実的でなかった解析評価を、より広い範囲へ拡張できることを確認しています。

さらにこの考え方は、8×8 配列の 256 量子ビットチップにも展開できます。富士通では256量子ビット超伝導量子コンピュータを発表しています[3]が、大規模化が進むほど、こうした「全部を一気に解く」のではなく「小さなモデルをつないで全体を評価する」アプローチの重要性が増していくと考えています。

今回の提案で重要なのは、量子ビット数が増える時代には、設計手法そのものもスケールする必要があるという点です。超伝導量子コンピュータでは、デバイス、配線、パッケージ、外部結合が相互に影響するため、チップ設計を効率よく進めるには、電磁界解析と回路モデルの橋渡しが重要になります。

Sパラメータを用いた方法は、その橋渡しの一つの手段です。単一セルレベルで得られる情報を再利用して大規模チップ全体の設計へつなげられるため、今後さらに規模が大きくなる超伝導量子ビットチップの設計でも有効な考え方となります。

そもそもSパラメータは、マイクロ波回路設計では馴染みの深いものですが、量子コンピュータは物理学に基づいているため、あまり積極的に使われてきませんでした。この手法によって、物理学者が扱ってきた量子設計パラメータを、マイクロ波工学の共通言語である S パラメータに翻訳し、マイクロ波回路設計で培われた技術を活用できるようにした、と捉えることもできます。量子コンピューティングは、原理実証の物理から、実装を支える工学へと重心が移りつつあります。量子ビット設計を物理学だけで閉じず、マイクロ波工学の世界とつなぐことで、量子ハードウェア開発を加速させたいと考えています。

今後の展望

私たちは現在、1024量子ビット超伝導量子コンピュータを開発中で、さらなる大規模集積化に向けた研究活動を行っています。この記事で紹介した手法を活用し、大規模集積超伝導量子ビットチップを設計していきます。

なお、この手法を使って解析した最近の結果について、当プロジェクトの土手がAmerican Physical Society (アメリカ物理学会) Grobal Physics Summit 2026 および Fujitsu Quantum Day 2026 Japanにて発表しています。そちらもTechblogに掲載を予定していますので、ご期待ください。

この記事では、Fujitsu Quantum Day 2026 Japanおよび IMS 2025での発表内容をもとに、Sパラメータを用いた大規模超伝導量子ビットチップ設計手法を紹介しました。今後もこうした形で、量子ハードウェア設計の考え方や取り組みを発信していければと思います。